Репортаж от Wedoany，Южнокорейский университет науки и технологий Пхохана (POSTECH) разработал новую технологию укладки чипов, позволяющую стабильно укладывать более 10 слоёв сверхтонких полупроводниковых чипов. Исследование возглавляла команда профессора Ким Сока (Kim Seok), а его результаты были опубликованы в международном междисциплинарном инженерном журнале «Results in Engineering».
Высокопропускная память (HBM) строится путём вертикальной укладки нескольких чипов памяти. По мере уменьшения толщины чипов до десятков микрометров и ниже значительно возрастает риск изгиба и растрескивания, а с увеличением числа слоёв технические проблемы становятся всё более серьёзными. Для решения этой задачи команда Ким Сока разработала новый процесс, объединяющий перенос чипов и металлическое соединение в один этап. Этот процесс включает две ключевые технологии: технологию переноса для точного позиционирования чипов и технологию соединения in-situ, обеспечивающую одновременное формирование металлических межсоединений в процессе переноса. Сообщается, что этот процесс позволяет выполнить перенос, соединение и электрическое подключение чипов за один шаг.
Плотность интеграции данной технологии примерно в 4 раза выше, чем у традиционной 12-слойной высокопропускной памяти (HBM), что позволяет значительно увеличить количество укладываемых слоёв при той же высоте корпуса. Новый процесс позволяет стабильно укладывать более 10 слоёв сверхтонких чипов при мягких условиях: температуре ниже 180 °C и давлении менее 20 кПа. После многократных операций укладки ошибка выравнивания между слоями остаётся на крайне низком уровне, а проблема изгиба чипов значительно улучшается. Для проверки технологической осуществимости команда изготовила сверхтонкие кремниевые чипы толщиной около 14 микрометров, каждый из которых оснащён вертикальными электрическими межсоединениями и горизонтальными проводящими структурами, оптимизированными для многослойной укладки.
В сообщении отмечается, что данная технология позволяет интегрировать больше чипов на той же площади корпуса, что может значительно повысить производительность полупроводников для ИИ. Кроме того, она может быть применена в области упаковки чиплетов (Chiplet), где несколько функциональных чипов объединяются в одном корпусе, а также в устройствах следующего поколения Micro LED.
