Репортаж от Wedoany，30 июня на внутреннем операционном совещании подразделения DS Device Solutions главный технический директор и глава Института полупроводников Samsung Electronics раскрыл последние данные о разработке двух ключевых технологий памяти: HBM4E — высокоскоростной памяти следующего поколения для ИИ, и D1d — седьмого поколения 10-нм техпроцесса DRAM.
Касательно прогресса в разработке HBM4E, топ-менеджер сообщил, что текущий выход годных при тестировании надежности уже превысил 70%. В общеотраслевых стандартах порогом зрелости, при котором техпроцесс считается стабильным и готовым к массовому производству, считается выход годных 80% и выше. С учетом текущей стадии продукта HBM4E все еще находится на этапе отправки образцов для верификации надежности и еще не вступил в период наращивания массового производства. Выход годных более 70% на этапе тестирования рассматривается отраслью как ключевой сигнал, означающий, что разработка всего комплекса процессов сборки, упаковки и тестирования вошла в стабильную фазу сходимости, и в дальнейшем темпы повышения выхода годных, как ожидается, ускорятся.
Согласно опубликованной дорожной карте продуктов, в феврале этого года Samsung осуществила первые в отрасли массовые отгрузки HBM4; 29 мая компания официально представила полные технические характеристики 12-слойной версии HBM4E и начала массовую отправку инженерных образцов ведущим мировым клиентам в области ИИ-чипов.
Продуктовое позиционирование четко разделяет два поколения итераций: HBM4 предназначен для ИИ-ускорителя Vera Rubin от NVIDIA, который выйдет во втором полугодии, а улучшенная версия HBM4E запланирована для поставок к новому поколению вычислительного оборудования NVIDIA — Vera Rubin Ultra, которое выйдет в следующем году. 12-слойная HBM4E производится на базе техпроцесса 1C DRAM шестого поколения, базовая скорость передачи данных на контакт составляет 14 Гбит/с с возможностью расширения до 16 Гбит/с. Показатели пропускной способности, тепловыделения и энергоэффективности полностью оптимизированы по сравнению с HBM4, что делает ее специально адаптированной для высокопроизводительных вычислительных сценариев, таких как обучение сверхбольших моделей и высокоплотные центры обработки данных.
На том же внутреннем совещании топ-менеджеры Samsung также представили прогресс в разработке техпроцесса DRAM следующего поколения. Седьмое поколение техпроцесса DRAM в 10-нм диапазоне имеет кодовое название D1d. Внутренняя оценка компании показывает, что этот техпроцесс уже сформировал конкурентное преимущество перед аналогами. Временные рамки проекта четко определены: цель — завершить сертификацию готовности к производству (PRA) к ноябрю 2026 года. Сертификация PRA является ключевым этапом перед переходом техпроцесса DRAM из стадии разработки в подготовку к массовому производству. После ее прохождения компания официально начнет массовую закупку производственного оборудования, модернизацию чистых помещений и проведение крупномасштабных пробных производственных партий.
Согласно данным, D1d — это седьмой узел DRAM в планах Samsung, с шириной линии в диапазоне от 10 до 11 нм. По сравнению с текущим коммерческим основным шестым поколением 1C DRAM, он обеспечивает дальнейшую миниатюризацию, использует новую архитектуру ячеек в сочетании с соответствующими транзисторами GAAFET. Плотность хранения на пластину и возможности управления энергопотреблением оптимизированы одновременно. В будущем он будет служить базовой подложкой для памяти следующего поколения HBM5 — высокоскоростной памяти.
На данный момент Samsung раскрыл вышеуказанные показатели разработки и временные планы только на внутреннем операционном совещании, не публикуя официального полного заявления. Компания пока не объявила график начала массового производства HBM4E, подробный план закупок оборудования для техпроцесса D1d и объемы новых производственных мощностей.
