Компания Intel представила технологию упаковки EMIB-T на конференции ECTC

Репортаж от Wedoany，Intel Foundry Services продемонстрировала на конференции IEEE 2026 по электронным компонентам и технологиям (ECTC) технологию передовой упаковки следующего поколения EMIB-T (Embedded Multi-die Interconnect Bridge с сквозными кремниевыми переходами). Эта технология, основанная на EMIB, внедряет сквозные кремниевые переходы (TSV) для вертикального электропитания, преодолевая ограничения по передаче мощности традиционной упаковки. Intel заявляет, что данная технология специально разработана для центров обработки данных и по сравнению с технологией упаковки CoWoS от TSMC обеспечивает большую гибкость, меньший объем и сниженные производственные риски.

Основная цель технологии EMIB — обеспечение высокоскоростных и экономически эффективных межсоединений для объединения нескольких чиплетов. В настоящее время EMIB в основном делится на два типа: EMIB-M и EMIB-T. EMIB-M ориентирован на эффективные межсоединения: в его мостовую структуру интегрированы конденсаторы металл-изолятор-металл (MIM), которые эффективно подавляют шумы тока, обеспечивая стабильное питание чипов. Данное решение серийно производится с 2017 года.

EMIB-T добавляет технологию TSV к EMIB-M, создавая вертикальные каналы электропитания в мостовой структуре, что позволяет току подавать питание на вышележащие стековые чипы по более короткому пути, повышая эффективность электропитания. Эта архитектура сочетает в себе преимущества плотности межсоединений с мелким шагом 2.5D и вертикального масштабирования TSV, специально разработана для высокопроизводительных чипов ИИ.

Intel продемонстрировала множество возможностей платформы EMIB-T. Шаг контактов первого уровня межсоединений (FLI) уменьшен до 25 микрон, размер упаковки может быть расширен до более чем 120×120 мм, а один корпус может вмещать вычислительные и запоминающие чипы площадью более 9 фотошаблонов. Архитектура поддерживает память HBM4E со скоростью более 12 Гбит/с, а плотность высокоплотных конденсаторов MIM, интегрированных в мостовой чип, достигает 500 нФ/мм², что позволяет снизить AC-импеданс сети электропитания более чем на 82%. Сигнальные пути оптимизированы и размещены на слоях маршрутизации с меньшими помехами, что обеспечивает качество высокоскоростной передачи.

В области интеграции высокопроизводительных 3D SRAM-чиплетов с помощью платформы Fan-Out Embedded Bridge Intel продемонстрировала 3D-вертикальную интеграцию SRAM-чиплетов. В условиях выполнения операций чтения/записи в соотношении 50:50 была достигнута пропускная способность 265 ГБ/с/мм² при энергопотреблении менее 0,24 пДж/бит. Встроенные запоминающие чипы соединяются с верхним SoC-чипом через матрицу плотных микроконтактов с шагом 25 микрон, при этом доля энергопотребления межчиповых соединений составляет менее 15%. На более низких частотах энергопотребление на бит может быть дополнительно снижено до 0,15 пДж/бит, а пропускная способность чтения/записи достигает 166 ГБ/с/мм².

Для удовлетворения потребностей в вычислительной мощности ИИ EMIB-T обладает потенциалом масштабирования до сверхбольших корпусов размером 240×240 мм, способных интегрировать различные чипы, такие как ASIC, HBM и I/O. Intel также продемонстрировала инновации в материалах и технологических процессах, направленные на преодоление проблем надежности при формовании сверхбольших чип-комплексов.

В настоящее время EMIB-T может вмещать в корпуса размером более 120×120 мм кремниевые чипы площадью более 9 фотошаблонов, включая 12 чипов HBM, 4 плотных чиплета и более 20 мостов. Intel планирует к 2028 году расширить масштаб до более чем 12 фотошаблонов (более 120×180 мм), что позволит разместить более 24 чипов HBM и 38 мостов EMIB-T. Для сравнения, TSMC планирует в том же году выпустить упаковку CoWoS размером 14 фотошаблонов, вмещающую до 20 чипов HBM.

Intel подчеркивает, что ключевое преимущество EMIB-T заключается в его независимости от IP и технологических узлов: клиенты могут свободно объединять в одном корпусе чипы, изготовленные по разным архитектурам, на разных сторонних фабриках или с использованием внутренних технологических узлов Intel, что упрощает цепочку поставок и позволяет создавать вычислительные системы следующего поколения с высокой пропускной способностью и отличной масштабируемостью.