IBM (США) демонстрирует чип по технологии 0,7 нм, интегрирующий почти 100 миллиардов транзисторов

Репортаж от Wedoany，На симпозиуме VLSI 2026 года компания IBM представила исследовательский чип, изготовленный по техпроцессу 0,7 нм, который интегрирует почти 100 миллиардов транзисторов — вдвое больше, чем в 2-нм разработке IBM 2021 года. IBM прогнозирует, что для выхода этой технологии на серийное производство потребуется пять лет.

Представленный IBM чип по технологии 0,7 нм является лабораторным образцом, а не готовым рыночным продуктом. IBM ожидает, что технология достигнет производственной зрелости не ранее чем «в ближайшие пять лет», и этот чип может открыть десятилетие миниатюризации. IBM заявляет, что данная демонстрация призвана доказать техническую осуществимость CMOS-интеграции (доминирующего техпроцесса производства логических чипов) на пороге 1 нм.

IBM признаёт, что обозначение «0,7 нм» не является точным физическим измерением, а представляет собой поколенческий ярлык. Современные технологические узлы отражают состояние производственного процесса, а не конкретные размеры структур на чипе; фактические длина затвора и шаг на практике значительно превышают 0,7 нм. Данная формулировка в первую очередь призвана обозначить переход от нанометровой шкалы к атомарной.

По данным IBM, по сравнению с предшественником — 2-нм чипом IBM, новый чип может обеспечить повышение производительности до 50% или снижение энергопотребления до 70% при сохранении производительности. Это сопоставимо с приростом производительности, который 2-нм чип 2021 года обеспечил по сравнению с 7-нм предшественником.

Технической основой анонса является новая архитектура транзисторов под названием Nanostack (наностек). Эта архитектура основана на технологии Nanosheet (нанолист), впервые продемонстрированной IBM в аппаратном обеспечении в 2017 году. Используемые в ней GAAFET-транзисторы (транзисторы с круговым затвором) на основе нанолистов сегодня считаются передовой транзисторной архитектурой, которую TSMC (Тайваньская компания по производству полупроводников) и Samsung (Самсунг) применяют для изготовления своих текущих 2-нм чипов.

Nanostack расширяет эту архитектуру в третье измерение: транзисторы располагаются не рядом друг с другом, а вертикально штабелируются и размещаются в шахматном порядке. IBM называет это «3D-последовательной интеграцией» (3D Sequential Integration). Это позволяет не только достичь более высокой плотности транзисторов на той же площади чипа, но и использовать различные комбинации материалов для каждого слоя, обеспечивая послойную оптимизацию производительности и энергоэффективности.

IBM подтвердила эту архитектуру рядом экспериментов. IBM успешно соединила штабелированные слои чипа изолирующим слоем толщиной всего в несколько атомов, что является основным условием для 3D-штабелирования транзисторов без электрических помех между слоями. Кроме того, IBM продемонстрировала так называемую двухканальную инженерию (Dual-Channel Engineering), используя n- и p-типы транзисторов из двух разных полупроводниковых материалов, что позволяет независимо оптимизировать их производительность или энергоэффективность. По данным IBM, на чипе Nanostack работали функциональные CMOS-инверторы, представляющие собой базовые схемы цифровой логики; их корректное переключение считается доказательством способности данной архитектуры выполнять реальные вычисления.

На симпозиуме VLSI 2026 года (одной из важнейших профессиональных конференций в области полупроводниковых исследований) исследователи IBM также сообщили о 40%-ном уменьшении масштаба SRAM (статической оперативной памяти, то есть высокоскоростной чиповой памяти) по сравнению с конструкцией Nanosheet. Это может быть особенно полезно для искусственного интеллекта с высокими требованиями к пропускной способности памяти.

IBM больше не занимается массовым производством чипов самостоятельно. С момента продажи своего полупроводникового производства компании Globalfoundries (Глобалфаундрис) в 2015 году IBM в основном является исследовательской компанией в области полупроводников. Новая демонстрация призвана укрепить позиции IBM в этой области.

Крупные производители также продвигаются к порогу 1 нм. По имеющимся данным, TSMC запустила свой 2-нм техпроцесс (N2) в серийное производство во второй половине 2025 года, клиентские чипы на основе N2 ожидаются в 2026 году, а производство по технологии 1,4 нм последует в конце 2028 года. TSMC уже запланировала достижение техпроцесса 1 нм к 2030 году. По сообщениям южнокорейских СМИ, Samsung ожидает широкого внедрения техпроцесса 1 нм в течение 2029 года. Демонстрация IBM, по-видимому, также призвана предложить производителям перспективы развития после достижения порога 1 нм.

Недавно IBM также объявила о создании Anderon — независимой дочерней компании со 100-процентным владением, специализирующейся на производстве квантовых чипов. Anderon намерена стать первой в мире чистой квантовой фабрикой, производящей 300-миллиметровые пластины для сверхпроводящих кубитов (кубитов на основе сверхпроводящих цепей). Министерство торговли США в соответствии с Законом о чипах и науке (Chips and Science Act) выразило намерение предоставить финансирование в размере 1 миллиарда долларов, а IBM планирует дополнительно вложить 1 миллиард долларов, а также технологии и персонал. Данное письмо о намерениях обусловлено заключением контракта с правительством США.