Репортаж от Wedoany，Тайваньская (Китай) компания TSMC, специализирующаяся на контрактном производстве полупроводников, планирует к 2030 году достичь интеграции одного триллиона транзисторов в одном корпусе. Технологический путь больше не будет полагаться исключительно на миниатюризацию одного техпроцесса, а объединит передовые логические техпроцессы, передовую упаковку CoWoS, системную интеграцию SoIC и совместно упакованную оптику, предлагая решения для системной интеграции более высокой плотности для будущих чипов ИИ и высокопроизводительных вычислений. Эта цель означает, что конкуренция в полупроводниковой отрасли смещается от «количества транзисторов на одном чипе» к «масштабу транзисторов на уровне корпуса».
Дорожная карта, представленная TSMC на Европейском технологическом симпозиуме 2026 года, показывает, что будущие приложения ИИ потребуют более крупных вычислительных блоков, памяти с более высокой пропускной способностью, более коротких путей межсоединений и передачи данных с меньшим энергопотреблением. Дальнейшее увеличение площади и количества транзисторов на одном чипе сталкивается с ограничениями по выходу годных, размеру фотошаблона, плотности энергопотребления и стоимости. Интеграция логических чипов, высокоскоростной памяти HBM, структур межсоединений, оптоэлектронных модулей и других функциональных блоков в одном корпусе с помощью многокристальной интеграции и передовой упаковки становится ключевым способом дальнейшего повышения производительности системы.
CoWoS — одна из ключевых технологий в дорожной карте упаковки чипов ИИ от TSMC. Эта технология объединяет GPU, ускорители ИИ, память HBM и другие чипы в одном корпусе с помощью интерпозера и межсоединений высокой плотности. С ростом спроса на обучение и вывод больших моделей производительность чипов ИИ теперь зависит не только от производительности одного вычислительного чипа, но и от пропускной способности данных между чипом и памятью, площади корпуса, возможностей отвода тепла и системной пропускной способности. TSMC планирует постоянно увеличивать размер корпуса CoWoS, продвигая версию с 14-кратным размером фотошаблона к 2028 году и более крупные решения к 2029 году, чтобы вместить больше вычислительных и запоминающих блоков в одном корпусе.
SoIC, в свою очередь, играет ключевую роль в направлении трехмерной укладки. В отличие от традиционной упаковки «бок о бок», SoIC может сократить расстояние соединения между чипами за счет вертикальной укладки, повысить эффективность передачи сигналов и предоставить больше пространства для гетерогенной интеграции. Будущий триллион транзисторов в одном корпусе не означает производство одного монолитного чипа с триллионом транзисторов, а скорее объединение нескольких кристаллов с разными функциями и техпроцессами в системное устройство с помощью Chiplet и 3D-гетерогенной интеграции. Такой подход больше подходит для вычислений ИИ, поскольку чипам ИИ необходимо одновременно обрабатывать логические вычисления, доступ к памяти, сетевые соединения и управление энергопотреблением.
Совместно упакованная оптика также является важным направлением в дорожной карте TSMC. По мере масштабирования кластеров ИИ стоимость перемещения данных между чипами, корпусами, серверами и центрами обработки данных растет, а электрические межсоединения сталкиваются с ограничениями по расстоянию, пропускной способности и энергопотреблению. Совместно упакованная оптика приближает оптические двигатели к вычислительным и коммутационным чипам, что может уменьшить узкие места передачи электрических сигналов и обеспечить высокоскоростные межсоединения для более крупных систем ИИ. TSMC предлагает использовать такие технологии, как COUPE, для поддержки будущих платформ упаковки, что указывает на то, что передовая упаковка переходит от «сборки чипов» к интегрированной платформе для вычислений, памяти и связи.
Этот план также согласуется с оценкой TSMC мирового рынка полупроводников. TSMC прогнозирует, что к 2030 году мировой рынок полупроводников превысит 1,5 триллиона долларов США, при этом основную долю займут ИИ и высокопроизводительные вычисления. Растущий спрос ускорителей ИИ на производство пластин, передовую упаковку, интеграцию HBM и системные межсоединения побуждает контрактных производителей полупроводников расширять свои производственные мощности от передовых техпроцессов до последующей упаковки и системной интеграции. Для TSMC цель по интеграции одного триллиона транзисторов в одном корпусе является как технологической дорожной картой, так и демонстрацией долгосрочных производственных возможностей для клиентов в области ИИ.
С точки зрения влияния на отрасль, план TSMC укрепит позиции передовой упаковки в полупроводниковой конкуренции. Раньше технологический узел был основным показателем производственных возможностей контрактного производителя; теперь клиенты больше заботятся о том, можно ли получить большую системную вычислительную мощность при контролируемом энергопотреблении и производственных затратах. NVIDIA, AMD, Broadcom, собственные чипы облачных провайдеров и платформы серверов ИИ требуют координации передовых техпроцессов, емкости упаковки, поставок HBM и высокоскоростных межсоединений. Тот, кто сможет предложить более полные производственные возможности на системном уровне, с большей вероятностью займет ключевое место в цепочке поставок чипов ИИ.
Однако цель по интеграции одного триллиона транзисторов в одном корпусе к 2030 году все еще является целью дорожной карты и не означает, что массовое производство уже достигнуто. Реализация этой цели будет зависеть от выхода годных передовой упаковки, поставок HBM, материалов для отвода тепла, подложек для упаковки, зрелости оптических межсоединений, инструментария для проектирования и циклов продуктов клиентов. В частности, коробление, термонапряжение, надежность межсоединений и стоимость тестирования, связанные с очень большими размерами корпусов, повлияют на скорость коммерциализации. TSMC необходимо постоянно координировать техпроцессы, упаковку, материалы и системное проектирование, чтобы превратить дорожную карту в серийно производимую вычислительную платформу для ИИ.
План TSMC по достижению интеграции одного триллиона транзисторов в одном корпусе к 2030 году показывает, что эволюция полупроводниковых технологий вступает в новую фазу, движимую «системной интеграцией». Передовые техпроцессы по-прежнему важны, но одной лишь миниатюризации транзисторов уже недостаточно для удовлетворения растущих потребностей в вычислительной мощности ИИ. В ближайшие годы CoWoS, SoIC, совместно упакованная оптика и дизайн Chiplet будут совместно определять верхний предел производительности чипов ИИ, а также изменят разделение труда в цепочках производства полупроводников, упаковки и тестирования, памяти, оптической связи и серверов.
Данный материал скомпилирован платформой Wedoany. При цитировании материалов, созданных с помощью искусственного интеллекта (ИИ), необходимо обязательно указывать источник — «Wedoany». В случае выявления нарушения прав или иных проблем просим своевременно информировать нас. Сайт оперативно внесёт изменения или удалит материал.Электронная почта: news@wedoany.com
