Компания Intel подала патент на межпакетную память с использованием транзисторов заднего плана и интерфейса UCIe

Репортаж от Wedoany，Intel в патентной заявке предложила новую архитектуру высокопроизводительной памяти под названием Cross-Batch Memory (XBM). Эта технология использует транзисторы заднего плана и последовательный интерфейс UCIe для обеспечения нативной интеграции чипов с меньшими затратами, при этом целевые размеры корпуса модуля соответствуют стандарту HBM4. Патент был подан 26 декабря 2024 года и опубликован 2 июля 2026 года, заявка подана Intel самостоятельно и представляет собой иное технологическое направление по сравнению с проектом ZAM, разрабатываемым совместно с SoftBank.

Основная конструкция XBM заключается в замене традиционного 1024-битного сверхширокого параллельного интерфейса HBM на 32 GT/s соединение UCIe, что позволяет отказаться от дорогостоящего кремниевого интерпозера, уменьшить размер корпуса и снизить его сложность. В этой конструкции базовый чип, расположенный в нижней части стека, отвечает за сериализацию и приемопередачу сигналов, что называется «нативным для чипа» решением. Ключевое изменение в стеке памяти XBM касается структуры ячеек памяти: традиционные транзисторы DRAM вытравливаются в переднем слое кремния на дне чипа, тогда как XBM переносит ячейки 1T1C (один транзистор, один конденсатор) в задний слой металлического стека, изготавливаемые по технологии тонкопленочных транзисторов. Каждый чип имеет емкость около 1,5 ГБ, содержит 768 блоков данных, расположенных в виде сетки 32×24, разделенных на 8 каналов, каждый из которых дополнительно делится на 8 подканалов, высота стека составляет 8 слоев с возможностью расширения до 16 слоев. Все чипы памяти соединяются с помощью сквозных кремниевых переходов «канавок» и двусторонних высокоскоростных межсоединений.

Intel в патенте подчеркивает ремонтопригодность конструкции. Базовый чип оснащен выделенными резервными каналами, встроенной логикой самовосстановления и четырьмя избыточными подканалами массива памяти, которые могут использоваться для замены дефектных блоков в верхних чипах после сборки стека. Этот механизм «ремонта после сборки» направлен на повышение общего выхода годных чипов в сверхвысоких стеках.

Остальная часть патентной заявки в основном касается способов корпусирования. Intel описывает корпусную память и структуру «обратного нависания», предназначенную для уменьшения высоты стека по оси Z — традиционная корпусная память увеличивает высоту на 300–350 микрон — при этом удаляются ребра жесткости для контроля деформации, и питание DRAM подается непосредственно от регулятора напряжения.

Стратегическое значение переноса ячеек DRAM на задний план заключается в том, что транзисторы заднего плана, осажденные в низкотемпературных металлических линиях, не требуют переднего кремниевого процесса специализированного завода DRAM. Фабрики, обладающие возможностями логических схем и передовой корпусировки, теоретически могут производить память уровня HBM на своих собственных производственных линиях. В настоящее время мировое производство DRAM сосредоточено у трех компаний: SK Hynix, Samsung и Micron, причем SK Hynix занимает около 60% рынка HBM. Если технология транзисторов заднего плана сможет обеспечить приемлемый выход годных и плотность, теоретически это может открыть четвертый путь производства HBM.

Однако данный патент в настоящее время является лишь опубликованной патентной заявкой, а не выданным патентом или реальным продуктом, и в документе не указаны конкретные данные о пропускной способности или выходе годных. XBM не следует путать с архитектурой ZAM, разрабатываемой Intel совместно с дочерней компанией SoftBank SAIMEMORY. ZAM использует технологию плавленого соединения для объединения девяти слоев DRAM в стек, при этом толщина кремниевого слоя между слоями составляет около 3 микрон, и, как утверждается, плотность пропускной способности примерно вдвое превышает HBM4. Планируется продемонстрировать на семинаре VLSI в 2026 году, а коммерциализация намечена на 2029 год. XBM же является самостоятельной заявкой Intel, изменяющей как сами транзисторы DRAM, так и их интерфейс.

Что касается ограничений, используемый XBM интерфейс UCIe в настоящее время достиг верхнего предела спецификации по скорости передачи данных в 32 GT/s, не оставляя明显ного пространства для повышения производительности. Производственные возможности DRAM с транзисторами заднего плана еще не были публично подтверждены, а конденсатор в ячейке 1T1C является наиболее трудно масштабируемым компонентом DRAM. Данный проект переносит его на задний план, а не удаляет, и конденсатор заднего плана в условиях плотности и выхода годных HBM все еще остается нереализованным звеном. В то же время SK Hynix, Samsung и Micron продвигают собственные проекты 3D-DRAM, причем SK Hynix нацелена на выпуск продукта около 2030 года.

Intel продала свой бизнес по производству NAND-флэш-памяти компании SK Hynix в 2021 году и прекратила производство линейки памяти Optane в 2022 году. Хотя компания не продает продукты HBM, данная патентная заявка свидетельствует о том, что она продолжает изучать новые архитектуры памяти. В проекте ZAM, разрабатываемом Intel совместно с SoftBank, фактическим производителем DRAM является Powerchip, а не сама Intel.