Репортаж от Wedoany，Intel подала патент на новую высокоскоростную архитектуру памяти под названием Cross-Batch Memory (XBM), которая призвана решить проблемы традиционной HBM, связанные с затратами и упаковкой, используя иной подход. Патент, опубликованный 2 июля 2026 года (подан 26 декабря 2024 года) компанией Underfox, описывает XBM как «сверхвысокочастотную память с транзисторами на задней стороне кристалла». Его основная цель — заменить традиционную DRAM и её сверхширокий интерфейс транзисторами, изготовленными по технологии заднего конца маршрута (BEOL), и последовательными каналами универсального быстрого межчипового соединения (UCIe) при сохранении физических размеров, сопоставимых с HBM4.
Чтобы понять предлагаемые Intel изменения, необходимо разобраться в принципе работы стандартной HBM. HBM вертикально укладывает кристаллы DRAM на логический базовый кристалл, соединяя их через сквозные кремниевые переходы (TSV) и взаимодействуя с процессором через кремниевый интерпозер с использованием чрезвычайно широкого параллельного интерфейса (около 1024 бит на стек). Именно эта ширина обеспечивает высокую пропускную способность, но также приводит к высокой стоимости упаковки и сложности масштабирования, поскольку каждая линия должна быть проложена через интерпозер между памятью и вычислительным кристаллом. Поскольку скорость работы AI-ускорителей превышает возможности памяти, «стена памяти» стала основным узким местом производительности, что побудило почти всех крупных производителей микросхем сосредоточить инновации на интерфейсах и стекировании.
Первое существенное изменение XBM касается структуры. В то время как традиционные ячейки DRAM строятся на переднем конце маршрута (FEOL), XBM переносит ячейки 1T1C на задний конец маршрута (BEOL), используя тонкоплёночные транзисторы для построения памяти в стеке металлов и переходных отверстий над слоем транзисторов. Это позволяет упаковывать кристалл во множество независимо адресуемых небольших блоков памяти.
Второе изменение — интерфейс. Вместо широкого параллельного PHY HBM, XBM сериализует данные в пучки UCIe со скоростью 32 ГТ/с, при этом этапы сериализации/десериализации обрабатываются базовым кристаллом. Переход на стандартное межчиповое соединение делает эту конструкцию «нативной для чиплетов», и, по словам Intel, её упаковка проще и дешевле, чем у стеков HBM, привязанных к интерпозеру. Скорость 32 ГТ/с уже является максимальной для текущего UCIe, и интерфейс работает на пределе спецификации.
В патенте подробно описывается структура упаковки памяти (MoP) и «обратный нависающий выступ», предназначенные для уменьшения высоты стека (Z-высоты) — традиционный MoP может увеличить её на 300–350 микрон — при одновременном устранении усиливающих элементов для контроля коробления и прямом питании DRAM от регулятора напряжения. Это основа утверждения о «меньшей и более дешёвой упаковке».
XBM не следует путать с ZAM (Z-Angle Memory) — архитектурой, разработанной Intel совместно с дочерней компанией SoftBank SAIMEMORY. Инновация ZAM заключается в стороне соединения — девятислойный стек с диффузионным соединением, использующий в основном традиционную DRAM с толщиной кремния между слоями около 3 микрон — и, как сообщается, нацелен на примерно двукратную плотность пропускной способности HBM4, с коммерциализацией, запланированной на 2029 год. XBM же является независимой заявкой Intel, изменяющей как сами транзисторы DRAM, так и интерфейс. Это указывает на то, что Intel параллельно продвигает как минимум две альтернативы HBM. В настоящее время патент был подан 18 месяцев назад, и ни продукта, ни дорожной карты пока нет; интерфейс UCIe уже работает на пределе скорости, а BEOL DRAM ещё не прошла проверку в производственных масштабах.
Для отрасли этот патент свидетельствует о том, что Intel серьёзно ищет альтернативы традиционной HBM. В случае успешной реализации XBM может значительно снизить стоимость систем ИИ за счёт устранения необходимости в дорогих кремниевых интерпозерах.
